IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Makoto KIDERA, et al.

GAU:

SERIAL NO: New Application

EXAMINER:

FILED:

Herewith

FOR:

METHOD OF AND DEVICE FOR SIMULATION

REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

SIR:

- □ Full benefit of the filing date of U.S. Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §120.
- ☐ Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §119(e).
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

COUNTRY

APPLICATION NUMBER

MONTH/DAY/YEAR

JAPAN

2000-222025

July 24, 2000

Certified copies of the corresponding Convention Application(s)

- are submitted herewith
- □ will be submitted prior to payment of the Final Fee
- were filed in prior application Serial No. filed
- were submitted to the International Bureau in PCT Application Number.
 Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- ☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and
 - (B) Application Serial No.(s)
 - are submitted herewith
 - □ will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No.

24,913

C. Irvin Mac

Registration Number 21,124

22850

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98)

日本国特許庁 PATENT OFFICE

JC688 U.S. PTO 09/740901 12/21/00

PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:


2000年 7月24日

出 願 番 号 Application Number:

特願2000-222025

出 願 人 Applicant (s):

三菱電機株式会社



CERTIFIED COPY OF PRIORITY DOCUMENT

2000年 8月11日







出証番号 出証特2000-306315

特2000-222025

【書類名】

特許願

【整理番号】

524543JP01

【提出日】

平成12年 7月24日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 17/17

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

木寺 真琴

【発明者】

【住所又は居所】

東京都千代田区丸の内二丁目2番3号 三菱電機株式会

社内

【氏名】

谷沢 元昭

【特許出願人】

【識別番号】

000006013

【氏名又は名称】

三菱電機株式会社

【代理人】

【識別番号】

100089233

【弁理士】

【氏名又は名称】

吉田 茂明

【選任した代理人】

【識別番号】

100088672

【弁理士】

【氏名又は名称】 吉竹 英俊

【選任した代理人】

【識別番号】

100088845

【弁理士】

【氏名又は名称】 有田 貴弘

【手数料の表示】

【予納台帳番号】 012852

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書. 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 シミュレーション方法およびシミュレーション装置【特許請求の範囲】

【請求項1】 半導体集積回路を構成する素子の電気特性のバラツキを、バラツキの限界を規定するコーナーを含むコーナーモデルで表現するシミュレーション方法であって、

前記コーナーにおける前記電気特性のバラツキとして許容可能な所定の値を準備する工程(a)と、

前記素子に関する情報を示す素子パラメータに対する前記電気特性の微分量である素子パラメータ感度を回路シミュレーションを行って求める工程(b)と、

最小自乗法の正規方程式に前記素子パラメータ感度と前記電気特性の前記所定の値とを適用して前記コーナーにおける前記素子パラメータのバラツキを求める工程(c)と

を備えるシミュレーション方法。

【請求項2】 請求項1に記載のシミュレーション方法であって、

前記工程(b)で得られた前記素子パラメータ感度と前記工程(c)で得られた前記コーナーでの前記素子パラメータのバラツキとの乗算に基づいて前記コーナーでの前記電気特性のバラツキを計算する工程(d)

をさらに備える

シミュレーション方法。

【請求項3】 請求項2に記載のシミュレーション方法であって、

前記工程(d)で計算した前記コーナーでの前記電気特性のバラツキと、前記工程(a)で準備した前記所定の値とを比較し、その誤差が所定の値よりも大きければ、前記工程(b)ないし工程(d)を再度行う

シミュレーション方法。

【請求項4】 請求項2に記載のシミュレーション方法であって、

前記工程(d)で計算した前記コーナーでの前記電気特性のバラツキと、前記工程(a)で準備した前記所定の値とを比較し、その誤差が所定の値よりも大きければ、新たな素子パラメータを導入し、前記新たな素子パラメータと前記素子

パラメータとを合わせ用いつつ前記工程(b)ないし工程(d)を行う シミュレーション方法。

【請求項5】 請求項1に記載のシミュレーション方法であって、 前記素子パラメータは複数であり、

一部の前記素子パラメータについては前記工程(c)を行わずに、それ以外の前記素子パラメータについてのみ前記工程(c)を行うシミュレーション方法。

【請求項6】 請求項1に記載のシミュレーション方法であって、

前記工程(c)において重み付き最小自乗法を用いて前記素子パラメータのバラツキを求める

シミュレーション方法。

【請求項7】 請求項1ないし請求項6のいずれかに記載のシミュレーション方法を用いて、前記素子の前記電気特性のバラツキをコーナーモデルで表現するシミュレーション装置であって、

前記電気特性のバラツキとして許容可能な前記所定の値を入力するためのデー タ入力手段と、

データ出力手段と、

前記素子パラメータを変動させたときの前記電気特性の変動量をシミュレート することで前記素子パラメータ感度を求めるシミュレータと、

前記シミュレータで求められた前記素子パラメータ感度と前記データ入力手段 に入力された前記電気特性の前記所定の値とを最小自乗法の正規方程式に適用して、前記コーナーにおける前記素子パラメータのバラツキを求め、前記データ出力手段に出力するデータ処理手段と

を備えるシミュレーション装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、回路設計におけるマージンを決定するために、素子の電気特性の 統計的なバラツキ(変動量)を反映したモデルを生成するシミュレーション方法 およびシミュレーション装置に関する。

[0002]

【従来の技術】

近年、素子の微細化が急速に進展し、半導体集積回路の集積度は飛躍的に高まっている。現在では、このように集積度の増した半導体集積回路の設計を行うにあたって、SPICE (Simulation Program with Integrated Circuit Emphasis) 等のシミュレーション装置が援用されている。

[0003]

さて、製造後の半導体集積回路中の各素子の形状に関する値(以下、モデルパラメータと称する)、および、半導体基板に注入される不純物濃度など製造工程時の条件に関するパラメータ(以下、プロセスパラメータと称する、また、モデルパラメータとプロセスパラメータとを合わせて素子パラメータと称する)について統計をとると、通常、これらの値にはバラツキが伴っている。そして、このようなモデルパラメータおよびプロセスパラメータのバラツキは、各素子の動作時の電気特性のバラツキを発生させる。例えばMISFET (Metal Insulator Semiconductor Field Effect Transistor) の場合、ゲート長やゲート絶縁膜厚といったモデルパラメータのバラツキが、閾値電圧値や定電流領域での飽和電流値にバラツキを発生させる。

[0004]

さて、モデルパラメータおよびプロセスパラメータのバラツキの量は、素子の 微細化が進んでも同じようにスケーリングされる(微細化される)わけではない 。そのため、これらのパラメータのバラツキが素子の電気特性のバラツキに及ぼ す影響を無視することはできなくなりつつある。

[0005]

そこで、モデルパラメータおよびプロセスパラメータのバラツキと、それらが 及ぼす素子の電気特性のバラツキへの影響とをシミュレーション装置に反映させ ることが、適切なマージンで回路設計を行う上で重要となっている。その反映の 方法はこれまでに種々試みられているが、ここでは「コーナーモデル」と一般に 呼ばれるモデルを用いる方法に着目する。 [0006]

コーナーモデルとは、素子の電気特性のバラツキのうち統計上の代表値(平均値や中央値等)に比べて発生頻度の少ない場合を、バラツキ限界を規定するコーナーとして表現するモデルのことである。そして、各コーナーにおいて、モデルパラメータおよびプロセスパラメータのバラツキがどの程度許容されるのかが計算される。このコーナーモデルについて、CMOS (Complementary Metal Oxid e Semiconductor) インバータを例にとって以下に説明する。

[0007]

ここでは、モデルパラメータの例として、CMOSインバータを構成するNMOS, PMOSの、幾何学的ゲート長と実効チャネル長とのチャネル長差 Δ L、トランジスタの幾何学的ゲート幅と実効チャネル幅とのチャネル幅差 Δ W、およびゲート絶縁膜厚Toxを採用する。なおここで、幾何学的ゲート長、幾何学的ゲート幅とは、図7の断面図および図8の上面図に示すMISFETの構造のうち、ゲート電極5の外形上のゲート長 L_M およびゲート幅 V_M のことであり、実効チャネル長、実効チャネル幅とは、ソース/ドレイン構造2,3間のチャネル領域11に形成される実効的なチャネルの長さおよび幅のことである。

[0008]

またさらに、プロセスパラメータの例として、不純物濃度などにより規定される、ボディ電圧 0 V 時の閾値電圧 V th0を採用する。そして、素子の電気特性の例として、定電流領域における飽和電流値 I dsatおよび閾値電圧値 V thを採用する。

[0009]

例えば、CMOSインバータにおいて応答速度が最速となる状態をA、逆に応答速度が最も遅くなる状態をBとする。このとき、NMOS, PMOSを対として考えて、NMOS, PMOSともに状態AとなるときをAAと、NMOS, PMOSともに状態BとなるときをBBと、NMOSが状態AでPMOSが状態BであるときをABと、NMOSが状態BでPMOSが状態AであるときをBAと、それぞれ表すこととする。

[0010]

図9に示すように、NMOSの飽和電流値IdsatnおよびPMOSの飽和電流値Idsatpをグラフの横軸および縦軸にとり、NMOSの飽和電流値の代表値ItypnとPMOSの飽和電流値の代表値Ityppとの交点を点POaとする。すると、定電流域の飽和電流値のバラツキを、例えば、点POaの周囲に張られた、4つのコーナーP1a~P4aを有する四角形SQaとして表現できる。この四角形SQaの面積や点POaに対する位置等を所望の範囲内に収めることができれば、所望の電気特性を有する半導体集積回路を得ることができ、半導体集積回路の歩留まりを上げることができる。

[0011]

四角形SQaの4つのコーナーのうち点Plaは、NMOSの飽和電流値の代表値ItypnよりもδIdsatnaだけ大きく、PMOSの飽和電流値の代表値ItyppよりもδIdsatpaだけ大きい。また、点P3aは、NMOSの飽和電流値の代表値ItypnよりもδIdsatnbだけ小さく、PMOSの飽和電流値の代表値ItyppよりもδIdsatpbだけ小さい。飽和電流値が大きいほど、NMOSの応答速度は速くなるので、飽和電流値IdsatnおよびIdsatpがともに最大となる点Plaが状態AAに、ともに最小となる点P3aが状態BBに対応する。

[0012]

また、CMOSインバータの形成工程を考えると、NMOSが代表値 I typn よりも δ I dsatn a だけ大きく、PMOSが代表値 I typp よりも δ I dsatp b だけ小さいという組み合わせをとることは考えにくい。よって、その組み合わせを表した点P5 a よりはNMOS,PMOS間での特性値の差が少ない点P4 a が状態ABに対応するコーナーとなる。同様に、点P6 a よりはNMOS,PMOS間での特性値の差が少ない点P2 a が状態BAに対応するコーナーとなる。

[0013]

この各コーナーにおいて、点POaに対応する素子における素子パラメータの各値からのバラツキの一組(すなわち、点POaでの各素子パラメータ値とコーナーにおける各素子パラメータ値との差である、 $\delta(\Delta L)$ 、 $\delta(\Delta W)$ 、 $\delta Toxおよび \delta V thOのセット、以下、素子パラメータセットと称する)を求めれば$

、飽和電流値 I dsat n および I dsat p のバラツキの全域である四角形 S Q a に対応した素子パラメータのバラツキの範囲が求められる。

[0014]

また、図10は、NMOSの閾値電圧VthnおよびPMOSの閾値電圧Vthpを横軸および縦軸にとり、NMOSの閾値電圧の代表値VtypnとPMOSの閾値電圧の代表値VtyppとPMOSの閾値電圧の代表値Vtyppとの交点を点PObとしたグラフである。この場合も、閾値電圧のバラツキを、四角形SQaと同様の、点PObの周囲に張られた、4つのコーナーの点P1b~P4bを有する四角形SQbとして表現できる。

[0015]

四角形 SQb04つのコーナーのうち点 P1bは、NMOSの閾値電圧の代表値 V typnよりも δ V thn a だけ大きく、PMOSの閾値電圧の代表値 V typp よりも δ V thp a だけ大きい。また、点 P3b d 、NMOSの閾値電圧の代表値 V typn よりも δ V thn b だけ小さく、PMOSの閾値電圧の代表値 V typp よりも δ V thp b だけ小さい。

[0016]

ただし、閾値電圧が大きいほど、NMOS, PMOSの応答速度は遅くなるので、四角形SQaの場合とは逆に、閾値電圧VthnおよびVthpがともに最大となる点P1bが状態BBに、ともに最小となる点P3bが状態AAに対応する。そして、点P2bが状態ABに、点P4bが状態BAに、それぞれ対応する。

[0017]

そして、この各コーナーにおいて素子パラメータセットを求めれば、閾値電圧 VthnおよびVthpのバラツキの全域である四角形SQbに対応した素子パラメ ータのバラツキの範囲が求められる。

[0018]

【発明が解決しようとする課題】

さて、各コーナーにおける素子パラメータセットは、従来、図11に示すような方法で求められていた。まず、ステップS102のように、バラツキにより変動する各コーナーの素子パラメータセットの初期値をシミュレータに与える。この初期値には、製造ラインにおける過去のデータに基づいて規定されたバラツキ

量の管理値や、新たにサンプリングを行って得た測定値等を採用すればよい。

[0019]

そして、ステップS103のように、各コーナーとして許容可能な電気特性の所望の値(上記の例では例えば I dsat $n+\delta I$ dsatn a やV th $n+\delta V$ thn a)と、対象となる素子に関する情報(ゲート長やゲート幅、ボディ電位やゲートバイアス値など)をシミュレータに与える。

[0020]

次に、与えられた素子パラメータセットの初期値を用いて、対象となる素子に 関する情報に基づいてステップS104のように回路シミュレーションを実行し 、その素子パラメータセットに対応した電気特性の値を計算する。

[0021]

続いてステップS105に示すように、この電気特性の値が、ステップS10 3で与えられた電気特性の所望の値を満足しているかどうかを検証する。そして 、満足している場合には、ステップS107に示すように、その素子パラメータ セットをそのコーナーにおける素子パラメータセットとして採用する。

[0022]

一方、満足しなかった場合には、ステップS106に示すように素子のサイズに合わせて感度の強い素子パラメータの値を再調節し、あらためて回路シミュレーションを行う。そして、計算された電気特性の値が、ステップS103で与えられた許容可能な電気特性を満足するまで、シミュレーション、検証、素子パラメータセットの再調節、の動作を繰り返す。

[0023]

なお、ここで「素子のサイズに合わせた感度の強い素子パラメータ」とは、例えばMISFETの場合、以下の表1に示す素子パラメータのことを指す。なお、表1において、トランジスタのゲートサイズのLONG/SHORTは、チャネル長の微小変動に対して電気特性が感度を有するか否かを区分の基準としている。また、同様にWIDE/NARROWも、チャネル幅の微小変動に対して電気特性が感度を有するか否かを区分の基準としている。

[0024]

【表1】

トランジスタサイズ	パラメータ
LONG / WIDE	Tox,VthO
SHORT / WIDE	ΔL
SHORT / NARROW	ΔW

[0025]

例えば図9において、コーナーの点P2aにおける素子パラメータセットを求める場合を例にとり説明すると、まず、素子パラメータセットの初期値をシミュレーション装置に与える(ステップS102)。また、点P2aにおける許容可能な電気特性の所望の値をもシミュレーション装置に与える(ステップS103)。

[0026]

そして、回路シミュレーションが行われ(ステップS104)、図9中の点P7aでの電気特性が求まったとする。続いて、この点P7aでの電気特性の値が、点P2aにおける電気特性の値とほぼ同一であるとみなせる範囲内にあるかどうかを判断する(ステップS105)。もし、その範囲内にあると判断されれば、点P7aでの電気特性の値が点P2aにおける電気特性の値として採用される(ステップS107)。

[0027]

一方、同一であるとみなせる範囲内にないと判断された場合には、点 P 2 a に おける電気特性の値とほぼ同一であるとみなせる範囲内に電気特性の値が収まるまで、感度の強いパラメータの値を再調節し、回路シミュレーションを繰り返す (ステップ S 1 0 6)。

[0028]

他のコーナーの点P1a, P3a, P4aにおける素子パラメータセットについても、同様の方法により順次求める。

[0029]

ところが、上記のようなシミュレーション方法によれば、所望の電気特性の値 を満足するまで、回路シミュレーションによる計算、検証、および素子パラメー タセットの再調節、を繰り返していたので、各コーナーにおける素子パラメータ セットの値を求めるのに時間と手間がかかっていた。

[0030]

また、素子パラメータセットのうちどの素子パラメータの値を調節すればよいか、そして、その調節量をどの程度にすればよいか、が不明であるので、試行錯誤的に素子パラメータセットの再調節を少しずつ行わねばならず、各素子パラメータの調節値を一挙にまとめて(=一意に)求めることは困難であった。

[0031]

そこで、この発明の課題は、回路シミュレーションを繰り返すことなく各コーナーにおける素子パラメータセットの値を求めることが可能で、しかも一意に素子パラメータセットの値を求めることが可能なシミュレーション方法およびシミュレーション装置を提供することにある。

[0032]

【課題を解決するための手段】

請求項1に記載の発明は、半導体集積回路を構成する素子の電気特性のバラツキを、バラツキの限界を規定するコーナーを含むコーナーモデルで表現するシミュレーション方法であって、前記コーナーにおける前記電気特性のバラツキとして許容可能な所定の値を準備する工程(a)と、前記素子に関する情報を示す素子パラメータに対する前記電気特性の微分量である素子パラメータ感度を回路シミュレーションを行って求める工程(b)と、最小自乗法の正規方程式に前記素子パラメータ感度と前記電気特性の前記所定の値とを適用して前記コーナーにおける前記素子パラメータのバラツキを求める工程(c)とを備えるシミュレーション方法である。

[0033]

請求項2に記載の発明は、請求項1に記載のシミュレーション方法であって、 前記工程(b)で得られた前記素子パラメータ感度と前記工程(c)で得られた 前記コーナーでの前記素子パラメータのバラツキとの乗算に基づいて前記コーナ ーでの前記電気特性のバラツキを計算する工程(d)をさらに備えるシミュレーション方法である。

[0034]

請求項3に記載の発明は、請求項2に記載のシミュレーション方法であって、前記工程(d)で計算した前記コーナーでの前記電気特性のバラツキと、前記工程(a)で準備した前記所定の値とを比較し、その誤差が所定の値よりも大きければ、前記工程(b)ないし工程(d)を再度行うシミュレーション方法である

[0035]

請求項4に記載の発明は、請求項2に記載のシミュレーション方法であって、 前記工程(d)で計算した前記コーナーでの前記電気特性のバラツキと、前記工程(a)で準備した前記所定の値とを比較し、その誤差が所定の値よりも大きければ、新たな素子パラメータを導入し、前記新たな素子パラメータと前記素子パラメータとを合わせ用いつつ前記工程(b)ないし工程(d)を行うシミュレーション方法である。

[0036]

請求項5に記載の発明は、請求項1に記載のシミュレーション方法であって、 前記素子パラメータは複数であり、一部の前記素子パラメータについては前記工程(c)を行わずに、それ以外の前記素子パラメータについてのみ前記工程(c)を行うシミュレーション方法である。

[0037]

請求項6に記載の発明は、請求項1に記載のシミュレーション方法であって、 前記工程(c)において重み付き最小自乗法を用いて前記素子パラメータのバラ ツキを求めるシミュレーション方法である。

[0038]

請求項7に記載の発明は、請求項1ないし請求項6のいずれかに記載のシミュレーション方法を用いて、前記素子の前記電気特性のバラツキをコーナーモデルで表現するシミュレーション装置であって、前記電気特性のバラツキとして許容可能な前記所定の値を入力するためのデータ入力手段と、データ出力手段と、前

記素子パラメータを変動させたときの前記電気特性の変動量をシミュレートすることで前記素子パラメータ感度を求めるシミュレータと、前記シミュレータで求められた前記素子パラメータ感度と前記データ入力手段に入力された前記電気特性の前記所定の値とを最小自乗法の正規方程式に適用して、前記コーナーにおける前記素子パラメータのバラツキを求め、前記データ出力手段に出力するデータ処理手段とを備えるシミュレーション装置である。

[0039]

【発明の実施の形態】

<実施の形態1>

本実施の形態は、回路シミュレーションを繰り返すことなく各コーナーにおける素子パラメータセットの値を求めることが可能で、しかも一意に素子パラメータセットの値を求めることが可能なシミュレーション方法を実現するものである。その実現のために、本発明では線形最小自乗法を用いる。

[0040]

まず、本実施の形態においても従来の技術の説明と同様、例として図9,図10に示したCMOSインバータのコーナーモデルに基づいて説明を行う。ただし、ここではCMOSインバータがm個存在する場合について述べる。また、同様に、モデルパラメータの例として、CMOSインバータを構成するNMOS,PMOSの、幾何学的ゲート長と実効チャネル長とのチャネル長差ΔL、トランジスタの幾何学的ゲート幅と実効チャネル幅とのチャネル幅差ΔW、およびゲート絶縁膜厚Toxを採用する。さらに、プロセスパラメータの例としてボディ電圧0V時の閾値電圧Vth0を採用する。なお、0V時の閾値電圧Vth0には、例えばゲートサイズがLONG/WIDEのトランジスタのものを採用すればよい。そして、素子の電気特性の例として、定電流領域における飽和電流値Idsatおよび閾値電圧値Vthを採用する。

[0041]

さて、コーナーモデルが生成される領域(図9における四角形SQaの領域および図10における四角形SQbの領域)では、電気特性の変動量は、素子パラメータセットの各変動量に対して線形であるとみなすことができる。これは、点

POaおよび点PObの近傍での電気特性の変動量、およびそれに対応する素子 パラメータセットの変動量はいずれも微小な量であり、ほぼ線形に変化すると考 えて差し支えないからである。

[0042]

よって、NMOS, PMOSのそれぞれについて電気特性の変動量と素子パラメータセットの各変動量との関係式を立てると、以下のように表せる。なお、数1~数4内の左辺はシミュレーションにより観測される電気特性のデータを、右辺は電気特性を変化させる要因となる素子パラメータの項を示している。

$$\{0043\}$$

【数1】

Itypn +
$$\delta$$
Idsatn = Itypn + $\delta(\Delta Ln) \frac{\partial Idsatn}{\partial \Delta Ln} + \delta(\Delta Wn) \frac{\partial Idsatn}{\partial \Delta Wn}$
+ $\delta Toxn \frac{\partial Idsatn}{\partial Toxn} + \delta VthOn \frac{\partial Idsatn}{\partial VthOn} + f1n$

[0044]

【数2】

$$Vtypn + \delta Vthn = Vtypn + \delta(\Delta Ln) \frac{\partial Vthn}{\partial \Delta Ln} + \delta(\Delta Wn) \frac{\partial Vthn}{\partial \Delta Wn} + \delta Toxn \frac{\partial Vthn}{\partial Toxn} + \delta VthOn \frac{\partial Vthn}{\partial VthOn} + f2n$$

[0045]

【数3】

Itypp +
$$\delta$$
Idsatp = Itypp + $\delta(\Delta Lp) \frac{\partial Idsatp}{\partial \Delta Lp} + \delta(\Delta Wp) \frac{\partial Idsatp}{\partial \Delta Wp}$
+ $\delta Toxp \frac{\partial Idsatp}{\partial Toxp} + \delta VthOp \frac{\partial Idsatp}{\partial VthOp} + f1p$

[0046]

【数4】

$$Vtypp + \delta Vthp = Vtypp + \delta(\Delta Lp) \frac{\partial Vthp}{\partial \Delta Lp} + \delta(\Delta Wp) \frac{\partial Vthp}{\partial \Delta Wp} + \delta Toxp \frac{\partial Vthp}{\partial Toxp} + \delta VthOp \frac{\partial Vthp}{\partial VthOp} + f2p$$

[0047]

ここで、Itypnは点P0aにおけるNMOSの飽和電流値の代表値を、Ityppは点P0aにおけるPMOSの飽和電流値を、それぞれ表している。また、Vtypnは点P0bにおけるNMOSの閾値電圧を、Vtyppは点P0bにおけるPMOSの閾値電圧を、それぞれ表している。

[0048]

また、数1において、 δ I dsatnは、図9における δ I dsatn a や δ I dsatn b のように代表値 I typnからの変動量を表している。また δ (Δ Ln) は、点P O a におけるNMOSの電気特性に対応する素子パラメータセット内のチャネル長差 Δ Lnからの変動量を表しており、 δ (Δ Wn)、 δ Toxn、 δ VthOn についても同様である。また、各素子パラメータに対する電気特性の微分量である、 I dsatn / Δ Ln、 I dsatn / Δ Wn、 I dsatn / Δ Toxn、I dsatn / Δ VthOnは、各素子パラメータに対するNMOSの飽和電流値の素子パラメータ感度である。

[0049]

同様に数2~数4内の各項も、NMOSまたはPMOSの、そして飽和電流値または閾値電圧の、代表値からの変動量、代表値に対応する素子パラメータの変動量、各素子パラメータに対する素子パラメータ感度、をそれぞれ表している。また、数1~数4内の右辺のfln,f2n,f1p,f2pは、素子パラメータに関する項以外の、シミュレーション時の計算誤差等の誤差を示す項である。

[0050]

ここで、ベクトルx、ベクトルθ、行列A、ベクトルfを、

[0051]

【数5】

[0052]

【数 6 】

$$\overrightarrow{\theta} = \begin{pmatrix}
\delta(\Delta L n) \\
\delta(\Delta W n) \\
\delta T o x n \\
\delta V th O n \\
\delta(\Delta L p) \\
\delta(\Delta W p) \\
\delta T o x p \\
\delta V th O p
\end{pmatrix}$$

[0053]

【数7】

0	0	∂ldsatp 1 ∂Vth0p	∂Vthp 1 ∂VthOp	
0	0	Oldsatp 1 Oloxp	OVthp 1 OToxp	
0	0	∂Idsatp 1 ∂Idsatp 1 ∂Idsatp 1 ∂Idsatp 1 ∂ΔLp ∂ΔWp ∂Toxp ∂Vth0p	$\frac{\partial V \text{thp 1}}{\partial \Delta \text{Lp}} = \frac{\partial V \text{thp 1}}{\partial \Delta \text{Wp}} = \frac{\partial V \text{thp 1}}{\partial \Delta \text{Vp}} = \frac{\partial V \text{thp 1}}{\partial \Delta \text{Vpo}}$	•••
0	0	∂Idsatp 1 ∂∆∟p	av thp 1 aalp	
Oldsatn 1 OVthOn	∂Vthn 1 ∂Vth0 n	0	0	
∂Idsatn 1 ∂Idsatn 1 ∂Idsatn 1 ∂∆Wn ∂Toxn ∂Vth0n	∂Vthn 1 ∂Vthn 1 ∂Vthn 1 ∂∆Wn ∂Toxn ∂Vth0 n	0	0	
∂Idsatn 1 ∂∆Wn	∂Vthn 1 ∂∆Wn	• •	·· 0	•••
∂Idsatn 1 ∂∆Ln	ðVthn 1 ∂ΔLn	0	0	
	4			_

[0054]

【数8】

[0055]

のように定義すれば、数1~数4をまとめて、

[0056]

【数9】

$$\frac{1}{x} = A \theta + f$$

[0057]

と表せる。なお、数 $1\sim$ 数4中のI typn、V typn、I typp、V typpはいずれも両辺に存在するために消去した。また、ここではm個のCMOS インバータが存在するので、数 $1\sim$ 数4 のそれぞれについてm個の式が立てられることになる。ベクトルx、行列A、ベクトルf 中のI dsatn, V thn, f 1 n, f 2 n 等の後ろの添え字 $1\sim$ mは、このことを示している。

[0058]

線形最小自乗法によれば、誤差のベクトルfのノルムの自乗の値が最小となるときに、最も観測値の誤差が少なくなるとされる。よって、

[0059]

【数10】

$$\left| \overrightarrow{f} \right|^{2} = \sum_{i=1}^{N} \left(y \operatorname{spec}_{i} - y \operatorname{sim}_{i} \right)^{2}$$

$$= \sum_{i=1}^{N} \left(\delta y \operatorname{spec}_{i} - \delta y \operatorname{sim}_{i} \right)^{2}$$

$$= t \left(\overrightarrow{x} - A \overrightarrow{\theta} \right) \left(\overrightarrow{x} - A \overrightarrow{\theta} \right)$$

[0060]

のノルムの自乗の値の変曲点を求めればよい。なお、数10において、右辺第1式中のy spec i はバラツキとして許容可能なコーナーでの電気特性の値であり、y sim i はシミュレーションにより観測されるコーナーでの電気特性の値である。なお、 $i=1\sim N$ (ここではN=4)であり、例えば、y spec 1 は数1の右辺から f 1 n と I typ n とを引いたもの、y spec 2 は数2の右辺から f 2 n と V typ n とを引いたもの、y spec 3 は数3の右辺から f 1 p と I typ p とを引いたもの、y spec 4 は数4の右辺から f 2 p と V typ f とを引いたもの、f 3 f 5 f 6 f 7 f 8 f 8 f 9 f

[0061]

また、数10において、右辺第2式中の δ yspeciは、数9の右辺第1項の行列Aとベクトル θ との積の各成分にあたり、 δ ysimiは数9の左辺のベクトルxの各成分にあたる。また、右辺第3式中のt($x-A\theta$)はベクトル($x-A\theta$)の転置を表す。

[0062]

さて、数10のノルムの自乗の値の変曲点を求めるには、

[0063]

【数11】

$$\frac{\partial \left| \overrightarrow{f} \right|^2}{\partial \theta} = 0$$

[0064]

を解けばよい。なお、数11におけるベクトル θ による偏微分は、ベクトル θ の 各成分ごとに微分を行うことを意味し、ここではベクトル θ の成分が8つあることから、数11は実質的には8個の連立方程式となっている。

[0065]

ここで、数10の右辺第3式を用いて数11を行列表現のまま解くと、

[0066]

【数12】

$${}^{t}AA\overline{\theta} = {}^{t}A\overline{x}$$

[0067]

となる。この数 1 2 は最小自乗法の正規方程式と呼ばれる式である。なお、 t A は行列 A の転置を表す。

[0068]

数12において、左辺の ^{t}AA が正則であれば、最小自乗推定値は、

[0069]

【数13】

$$\overrightarrow{\theta} e = (t_{AA})^{-1} t_{AX}$$

[0070]

で与えられる。ここで、ベクトルθ e は、ベクトルθの各成分の推定値を各成分とするベクトルである。

[0071]

よって、行列Aの成分である素子パラメータ感度を求め、各コーナーごとに数

13を用いてベクトルθ e を計算すれば、コーナーとして要求される電気特性に 対応する素子パラメータセットを求めることができる。

[0072]

なお、素子パラメータ感度は、回路シミュレーションを行うことにより求められる。すなわち、素子パラメータセット中の各成分を一つずつ微小変化させたときの点POa, PObにおける電気特性からの電気特性の微小変化量をそれぞれ観測することで、各素子パラメータ感度を求めることができる。

[0073]

以上の流れをまとめて図1を用いて説明する。図1は、本実施の形態にかかる シミュレーション方法を示すフローチャートである。

[0074]

まず、各コーナーにおける電気特性のバラツキとして許容可能な値(Itypn + δ Idsatna、Itypn - δ Idsatnb等)と、対象となる素子に関する情報(点POa, PObに対応するモデルパラメータおよびプロセスパラメータの代表値)を準備する(ステップSO2)。続いて、回路シミュレーションを実行して、電気特性の素子パラメータに対する電気特性の素子パラメータ感度を求める(ステップSO3)。

[0075]

そして、最小自乗法の正規方程式から導かれた数13を用いて、ステップS03で得られた素子パラメータ感度と、ステップS02で与えられた電気特性の値とから、各コーナーごとに、素子パラメータセットのバラツキ(変動量 δ (Δ L), δ (Δ W), δ Tox, δ Vth0)を計算する(ステップS03)。

[0076]

本実施の形態にかかるシミュレーション方法を用いれば、最小自乗法の正規方程式に素子パラメータ感度と電気特性の値とを適用して各コーナーにおける素子パラメータセットのバラツキを求めるので、回路シミュレーションを行うのは素子パラメータ感度を求めるときだけで済む。よって、回路シミュレーションを繰り返すことなくコーナーにおいて許容される素子パラメータのバラツキを求めることが可能である。また、数11が素子パラメータの数だけ存在する連立方程式

となっており、代数学の基本定理に基づいて一意に解けるので、一意に素子パラ メータのバラツキを求めることが可能である。

[0077]

<実施の形態2>

本実施の形態にかかるシミュレーション方法は、実施の形態1にかかるシミュレーション方法の変形例である。本実施の形態においては、実施の形態1において求められた各コーナーでの素子パラメータセットのバラツキの値を用いて、実際に各コーナーでの電気特性を計算し、設定した電気特性のバラツキの許容可能な値と略等しいとみなせるかどうか検証する。

[0078]

図2は、本実施の形態にかかるシミュレーション方法のフローチャートを示す 図である。まず、実施の形態1と同様、各コーナーにおける電気特性のバラツキ として許容可能な値と、対象となる素子に関する情報を準備する(ステップS1 2)。

[0079]

続いて、回路シミュレーションを実行して、電気特性の素子パラメータに対する電気特性の素子パラメータ感度を求める(ステップS13)。そして、最小自 乗法の正規方程式から導かれた数13を用いて、ステップS13で得られた素子 パラメータ感度と、ステップS12で与えられた電気特性の値とから、各コーナ ーごとに、素子パラメータセットのバラツキを計算する(ステップS14)。

[0080]

その後、ステップS14で得られた素子パラメータセットのバラツキに基づいてコーナーにおける電気特性の値を計算する(ステップS15)。この電気特性の計算においては、数9のうちベクトルfを削除した式を用いればよい。すなわち、素子パラメータ感度と素子パラメータセットとの乗算に基づいて電気特性のバラツキを計算すればよい。

[0081]

そして、ステップS15で得られた電気特性の値が、設定した電気特性のバラッキの許容可能な値を満足しているか検証を行う(ステップS16)。この検証

は、例えば以下の式により求められる誤差ERRの値を用いて行えばよい。

[0082]

【数14】

$$ERR_{xx}^{2} = \frac{\left(y \sin i n - y \operatorname{spec} i n\right)^{2} + \left(y \sin i p - y \operatorname{spec} i p\right)^{2}}{y \operatorname{spec} i n^{2} + y \operatorname{spec} i p^{2}}$$

[0083]

【数15】

$$ERR = \sqrt{\frac{1}{4} \left(ERR_{FF}^{2} + ERR_{SS}^{2} + ERR_{FS}^{2} + ERR_{SF}^{2} \right)}$$

[0084]

ここで、ERR_{XX}²は各コーナーでの電気特性の自乗誤差(XXはNMOS, PMOSの応答速度を表す添字であり、Fが最速、Sが最遅)を表し、ysimin, ysimip, yspecin, yspecipは数10の右辺第1式で示したysimi, yspeciのNMOS、PMOSごとの値を表している。

[0085]

そして、この誤差ERRの値が所定の値よりも大きければ、例えば素子パラメータ感度の計算に誤差が含まれている可能性があるので、ステップS13に戻って素子パラメータ感度を計算しなおすようにすればよい。そうすれば、素子パラメータ感度の誤差が小さくなり、誤差ERRの値が所定の値よりも小さく収まる場合がある。その場合は、精度の高い素子パラメータセットおよび電気特性が得られる。

[0086]

本実施の形態にかかるシミュレーション方法を用いれば、素子パラメータ感度 とコーナーでの素子パラメータのバラツキとの乗算に基づいてコーナーでの電気 特性のバラツキを計算するので、設定した電気特性のバラツキの許容可能な値と 略等しいとみなせるかどうか検証することができる。

[0087]

また、誤差ERRの値が所定の値よりも大きければ、ステップS13に戻って素子パラメータ感度を計算しなおすので、誤差ERRの値が所定の値よりも小さく収まり、精度の高い素子パラメータセットおよび電気特性を求めることができる場合がある。

[0088]

<実施の形態3>

本実施の形態にかかるシミュレーション方法は、実施の形態2にかかるシミュレーション方法の変形例である。本実施の形態においては、各コーナーでの電気特性と設定した電気特性のバラツキの許容可能な値とが略等しいとみなせるかどうかの検証後のステップが異なる。すなわち、略等しいとみなせない場合には、数9の行列Aおよびベクトル の次元を調整する、または、素子パラメータの重み付けを行う。

[0089]

図3は、本実施の形態にかかるシミュレーション方法のフローチャートを示す 図である。まず、実施の形態2と同様、各コーナーにおける電気特性のバラツキ として許容可能な値と、対象となる素子に関する情報を準備する(ステップS2 2)。

[0090]

続いて、回路シミュレーションを実行して、素子パラメータに対する電気特性の素子パラメータ感度を求める(ステップS23)。そして、最小自乗法の正規方程式から導かれた数13を用いて、ステップS23で得られた素子パラメータ感度と、ステップS22で与えられた電気特性の値とから、各コーナーごとに、素子パラメータセットのバラツキを計算する(ステップS24)。

[0091]

その後、ステップS24で得られた素子パラメータセットのバラツキに基づいてコーナーにおける電気特性の値を計算する(ステップS25)。そして、ステップS25で得られた電気特性の値が、設定した電気特性のバラツキの許容可能な値を満足しているか検証を行う(ステップS26)。この検証は、例えば実施の形態2と同様、誤差ERRの値を用いて行えばよい。

[0092]

そして、誤差ERRの値が所定の値よりも大きければ、数9の行列Aおよびベクトルθの次元を調整する、または、素子パラメータの重み付けを行う。

[0093]

ここで、「数9の行列Aおよびベクトル の次元を調整する」とは、電気特性の値に影響を及ぼす素子パラメータを新たに加えて行列Aおよびベクトル の次元を増やすことを指す。この場合、新たな素子パラメータが加わったので、ステップS23においてその新たな素子パラメータに対する電気特性の素子パラメータ感度を新たに計算する必要がある(図3において、ステップS27からステップS23への矢印はこのことを意味している)。

[0094]

すなわち、素子パラメータとして新たなものを導入し、その新たな素子パラメータについても、素子パラメータ感度の計算と最小自乗法の適用とを行う。これにより、ステップS25で得られる電気特性の精度をより高めることができる。

[0095]

また、「素子パラメータの重み付けを行う」とは、数13を、

[0096]

【数16】

$$\overrightarrow{\theta} e = (t_{AWA})^{-1} t_{AWX}$$

[0097]

のように修正することを指す。ここで、Wは、

[0098]

【数17】

$$W = \begin{pmatrix} W1 & 0 & 0 & 0 \\ 0 & W2 & 0 & \cdots & 0 \\ 0 & 0 & W3 & 0 \\ \vdots & & \ddots & \\ 0 & 0 & 0 & Wn \end{pmatrix}$$

[0099]

で定義される重み付け行列である。重み付け行列Wは対角行列であり、その対角成分W1~Wnは、それぞれベクトル×の成分および行列Aの各行の成分に重みとして乗じられる。これは、数10の右辺第2式のδyspeciおよびδysimiのそれぞれに電気特性ごとに重みを乗じることに相当し、ベクトルfのノルムに対する電気特性ごとの寄与の度合いを変化させることを意味する。このような手法は重み付き最小自乗法と呼ばれ、ベクトル×の成分のうち特に重視したい電気特性の成分の誤差を強調しつつ、素子パラメータセットをより正確に求めることができる。

[0100]

なお、ここでは、ステップS26での検証後のステップS27で重み付けを行う場合について述べたが、最初にステップS24で素子パラメータセットを計算する段階で重み付けを行うようにしてもよい。また、ステップS26において各コーナーでの電気特性と設定した電気特性のバラツキの許容可能な値とが略等しいとみなせた場合であっても、あらためて重み付けを行った状態でステップS24を行うようにしてもよい(図3において、ステップS26のYESのフローからステップS27への破線の矢印はこのことを意味している)。

[0101]

また、ステップS26において各コーナーでの電気特性と、設定した電気特性 のバラツキの許容可能な値とが略等しいとみなせた場合であっても、例えばパラ メータ感度の低い素子パラメータについては、ステップS27において数9の行列Aおよびベクトル のから削除してこれらの次元を下げるよう調整し、素子パラメータ感度の高い素子パラメータに絞り込んで素子パラメータセットを計算しなおす(例えば、ベクトルのうちるToxnの成分を除去し、行列Aにおいて3列目の各成分を除去する)ようにしてもよい(なお、ステップS26のYESのフローからステップS27への破線の矢印はこのことをも意味している)。すなわち、一部の素子パラメータについては最小自乗法への適用を行わずに、それ以外の素子パラメータについてのみ、再度、ステップS24を行う。その場合、計算量が減るので、素子パラメータ感度の高い素子パラメータに重点をおきつつ、ステップS24、S25において高速に素子パラメータセットおよび電気特性を再度、計算することが可能となる。

[0102]

本実施の形態にかかるシミュレーション方法を用いれば、数9の行列Aおよびベクトルθの次元を調整するので、電気特性の精度をより高めることができる。または、計算量を減らして素子パラメータ感度の高い素子パラメータに重点をおきつつ、ステップS24において高速に素子パラメータセットを計算することができる。また、重み付き最小自乗法を用いる場合には、特に重視したい電気特性の誤差を強調しつつ、素子パラメータセットをより正確に求めることができる。

[0103]

<実施の形態4>

本実施の形態は、例として実施の形態3にかかるシミュレーション方法を実現 するシミュレーション装置を示すものである。

[0104]

図4に、本実施の形態にかかるシミュレーション装置の構成を示す。このシミュレーション装置は、数値データ等を入力するためのデータ入力部100と、各種データの計算や転送等を行うデータ処理部200と、素子パラメータセットおよび電気特性の計算結果やその他のデータ等を表示するデータ出力部300と、各種データを記憶するデータ記憶部400と、回路シミュレーションを行うシミュレータ500とを備えている。

[0105]

このうちデータ処理部200は、例えばCPU (Central Processing Unit) で構成され、キャッシュメモリ等の内部記憶部201を備えている。また、データ記憶部400は、例えばハードディスク等の外部記憶装置であり、そこには、過去に計算した素子パラメータ感度を記録した感度ファイル401、過去に計算した素子パラメータセットを記録した抽出結果ファイル402、素子パラメータセットの計算時に用いた抽出条件(MISFETのゲートバイアス値やボディ電圧値など)を記録した抽出条件ファイル403、点P0a, P0b等の代表値での素子パラメータの組であるTYPICAL値でのパラメータセットを記録したファイル404が収められている。

[0106]

図5および図6は、図3のフローチャートを本実施の形態にかかるシミュレーション装置に適用した場合の、より詳細なフローチャートである。

[0107]

まず、ステップS52に示すように、TYPICAL値でのパラメータセット、抽出条件、ゲート長やゲート幅等のトランジスタサイズおよびコーナーにおける電気特性のバラツキとして許容可能な値を、それぞれデータ入力部100から入力する(ステップS52)。このとき入力された各データは、素子パラメータセットおよび電気特性の計算に用いられるため、データ処理部200によって内部記憶部201またはデータ記憶部400に記録される。

[0108]

次に、データ処理部200は、上記の入力データと同じ条件下で過去に素子パラメータ感度の計算が行われたかどうかを、データ記憶部400内の各種ファイル401~404を参照しつつ調査する(ステップS53)。もし過去に行われておれば、その記録を感度ファイル401からロードして表示する(ステップS54)。そしてその記録内容を素子パラメータセットおよび電気特性の計算に用いる。

[0109]

一方、同じ条件下での素子パラメータ感度の計算が過去に行われていなければ

、データ処理部200は、入力された各データをシミュレータ500に与える。 そして、シミュレータ500において回路シミュレーションが行われ、電気特性 の素子パラメータ感度が計算される(ステップS55)。そして、この計算結果 がデータ処理部200に渡され、データ処理部200はこの計算結果をデータ出 力部300に表示しつつ感度ファイル401内に新たに保存する。

[0110]

次に、データ処理部200は、上記の入力データと同じ条件下で、かつ、ステップS54またはS55で得られた素子パラメータ感度を用いて、過去に素子パラメータセットの計算が行われたかどうかを、データ記憶部400内の各種ファイル401~404を参照しつつ調査する(ステップS56)。もし過去に行われておれば、その記録を抽出結果ファイル402からロードして表示する(ステップS57)。そしてその記録内容を電気特性の計算に用いる。

[0111]

一方、同じ条件下での素子パラメータセットの計算が過去に行われていなければ、データ処理部200は数13を用いて素子パラメータセットの計算を行う(ステップS58)。そして、データ処理部200はこの計算結果をデータ出力部300に表示する。

[0112]

次に、データ処理部200は、数9のうちベクトルfを削除した式に素子パラメータ感度と素子パラメータセットとを適用して、各コーナーでの電気特性の計算を行う(ステップS59)。そして、データ処理部200は、この計算結果がステップS52で入力された電気特性のバラツキとして許容可能な値を満足するか検証を行う(ステップS60)。

[0113]

検証の結果、満足していない場合には、数9の行列Aおよびベクトル θ の次元 を調整する(ステップS63)、または、素子パラメータの重み付けを行う(ス テップS62)。ステップS63で次元の調整を行った後は、素子パラメータ感 度を新たに計算するためにステップS53に戻る。また、ステップS62で素子 パラメータの重み付けを行った後は、素子パラメータセットを新たに計算するた めにステップS58に戻る。

[0114]

なお、図3中のステップS26からステップS27への破線の矢印の流れは、 煩雑になるので図5および図6には表示していない。しかし、このようなフロー を実現してもよいことは言うまでもない。

[0115]

そして、検証の結果、満足している場合には、計算した素子パラメータセット を抽出結果ファイル402に新たに保存する(ステップS61)。そしてシミュ レーションを終了する(ステップS64)。

 $\sim [0116]$

本実施の形態においては、実施の形態3にかかるシミュレーション方法を実現する場合を例にとって説明を行ったが、実施の形態2にかかるシミュレーション方法を実現する場合には、図6中のステップS62, S63を省略し、ステップS60のNOのフローをステップS53に戻すようにすればよい。また、実施の形態1にかかるシミュレーション方法を実現する場合には、図6中のステップS59, S60, S62, S63を省略し、ステップS57, S58の後にステップS61を行うフローとすればよい。

[0117]

【発明の効果】

請求項1に記載の発明によれば、最小自乗法の正規方程式に素子パラメータ感度と電気特性の所定の値とを適用してコーナーにおける素子パラメータのバラツキを求めるので、回路シミュレーションを繰り返すことなくコーナーにおいて許容される素子パラメータのバラツキを求めることが可能で、しかも一意に素子パラメータのバラツキを求めることが可能である。

[0118]

請求項2に記載の発明によれば、素子パラメータ感度とコーナーでの素子パラメータのバラツキとの乗算に基づいてコーナーでの電気特性のバラツキを計算するので、工程(d)で計算した電気特性のバラツキの値が工程(a)で準備した所定の値と略等しいとみなせるかどうか検証することができる。

[0119]

請求項3に記載の発明によれば、工程(d)で計算したコーナーでの電気特性のバラツキと、工程(a)で準備した所定の値とを比較し、その誤差が所定の値よりも大きければ、工程(b)ないし工程(d)を再度行うので、精度の高いコーナーでの素子パラメータおよび電気特性を求めることができる場合がある。

[0120]

請求項4に記載の発明によれば、新たな素子パラメータを導入し、新たな素子パラメータと素子パラメータとを合わせ用いつつ工程(b)ないし工程(d)を行うので、工程(d)で得られる電気特性の精度をより高めることができる。

[0121]

請求項5に記載の発明によれば、一部の素子パラメータについては工程(c)を行わずに、それ以外の素子パラメータについてのみ工程(c)を行うので、計算量を減らしつつ、コーナーにおいて許容される素子パラメータのバラツキを求めることができる。

[0122]

請求項6に記載の発明によれば、工程(c)において重み付き最小自乗法を用いて素子パラメータのバラツキを求めるので、特に重視したい電気特性の誤差を強調しつつ、素子パラメータのバラツキをより正確に求めることができる。

[0123]

請求項7に記載の発明によれば、請求項1ないし請求項6のいずれかに記載のシミュレーション方法を実現したシミュレーション装置を得ることができる。

【図面の簡単な説明】


- 【図1】 実施の形態1に係るシミュレーション方法を示すフローチャートである。
- 【図2】 実施の形態2に係るシミュレーション方法を示すフローチャートである。
- 【図3】 実施の形態3に係るシミュレーション方法を示すフローチャートである。
 - 【図4】 実施の形態4に係るシミュレーション装置を示す図である。

- 【図5】 実施の形態4に係るシミュレーション方法を示すフローチャート である。
- 【図6】 実施の形態4に係るシミュレーション方法を示すフローチャートである。
 - 【図7】 MISFETの構造を示す断面図である。
 - 【図8】 MISFETの構造を示す上面図である。
 - 【図9】 コーナーモデルを説明する図である。
 - 【図10】 コーナーモデルを説明する図である。
 - 【図11】 従来のシミュレーション方法を示すフローチャートである。


【符号の説明】

100 データ入力部、200 データ処理部、300 データ出力部、40 0 データ記憶部、500 シミュレータ。 【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】



【図6】



【図7】



L_M:幾何学的ゲート長

2:ソース構造3:ドレイン構造


5:ゲート電極

11:チャネル領域


21,31:高濃度領域 22,32:低濃度領域

41,42:ポケット注入領域


【図8】




【図9】



【図10】



【図11】



【書類名】

要約書

【要約】

【課題】 半導体集積回路を構成する素子の電気特性(Idsat, Vth等)のバラツキを、バラツキの限界を規定するコーナーを含むコーナーモデルで表現するシミュレーション方法またはシミュレーション装置であって、回路シミュレーションを繰り返すことなく各コーナーにおける素子パラメータセットの値を求めることが可能、かつ、一意に素子パラメータセットの値を求めることが可能なものを提供する。

【解決手段】 ΔL, ΔW, Tox, Vth0等の素子パラメータに対する電気特性 の微分量である素子パラメータ感度を回路シミュレーションを行って求め、線形 最小自乗法の正規方程式に素子パラメータ感度とコーナーに要求される電気特性 の値とを適用してコーナーにおける素子パラメータのバラツキを求める。

【選択図】

図 1

出願人履歴情報

識別番号

[000006013]

1. 変更年月日

1990年 8月24日

[変更理由]

新規登録

住 所

東京都千代田区丸の内2丁目2番3号

氏 名

三菱電機株式会社